



APANESE PATENT OFFICE

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

05315207 A

(43) Date of publication of application: 26.11.1993

(51) Int. CI

H01L 21/02

G06F 15/46,

G06F 15/62,

G06K 19/06,

H01L 21/66

(21) Application number:

04115600

(71) Applicant: NEC CORP

(22) Date of filing:

08.05.1992

(72) Inventor:

KONO HIROMICHI


(54) SEMICONDUCTOR DEVICE

(57) Abstract:

PURPOSE: To enhance the performance of a chipshaped semiconductor device by a combination, to analyze the distribution of defects inside the face of a wafer and to pursue the defects by a method wherein where the chip-shaped semiconductor device former on the face of the wafer is situated inside the face can be recognized by means of a simple recognition apparatus.

CONSTITUTION: At least one information recording region 3 for positional information use is formed around an integrated-circuit formation region 1 in a chipshaped semiconductor device formed on the face of a wafer as a semiconductor substrate. A chip-position discrimination number inside the wafer is recorded in the information recording region 3 in a dot matrix manner by using a laser irradiation method or the like. During an arbitrary process after the wafer has been divided into chips or even the chips have been completed, positional information can be read out.

COPYRIGHT: (C)1993, JPO& Japio



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出頗公開番号

特開平5-315207

(43)公開日 平成5年(1993)11月26E


(51)Int.CL ⁵ H 0 1 L 21/6 G 0 6 F 15/6		庁内整理番号 7060-5L	FΙ	技術表示箇所
15/9		9287 –5L	•	
G 0 6 K 19/	06	8623-5L	G 0 6 K 審查請求 未請求	19/00 A な 請求項の数 J (全 4 頁) 最終頁に続く
(21)出顯譽号	特頻平4-115600		(71)出願人	000004237 日本電気株式会社
(22)出頭日	平成 4 年(1992) 5	月8日	(72)発明者	東京都港区芝五丁目?番1号 河野 博通 東京都港区芝五丁目?番1号日本電気株式 会社内
			(74)代理人	

(54)【発明の名称】 半導体装置

(57)【要約】

【目的】ウェーハ面に形成されたチップ状の半導体装置 が面内のどの位置のものであるかを簡便な認識装置で認 該出来るようにし、組合せによる装置性能の向上やウェ ーハ面内の不良分布解析と追跡を図る。

【構成】半導体基板であるウェーハ面に形成されるチップ状の半導体装置における集補回路形成領域1の周囲に少くとも一つの位置情報記用の情報記録領域3を設け、この情報記録領域3にレーザー照射等の方法で、ウェーハ内でのチップ位置識別番号をドットマトリックスで記録する。ウェーハからチップに分割以降の任意の工程あるいは完成後でも、この位置情報を読み出すことが出来るようにしてある。



【特許請求の範囲】

【請求項1】 半導体基板であるウェーハ面上に緩構に並べて形成されるチップ状の半導体装置において、この半導体装置の集積回路形成領域の周囲にウェーハ面内に位置を示す情報を記録する領域を少くとも一つ設け、この領域に前記位置を示す情報がドットマトリックス及び二次元バーコードのいずれかで記録されていることを特徴とする半導体装置。

【発明の詳細な説明】

[00001]

【産業上の利用分野】本発明は半導体装置に関し、特に 半導体基板であるウェーハの面に複数個が縦構に並べて 形成される半導体装置に関する。

[0002]

【従来の技術】一般に、この種の半導体装置は、ウェー ハ面に縦構に並べて多数形成される集積回路であり、組 立前にチップ状に分割されるものである。また、この半 導体装置は数十枚のウェーハを一単位のロットとして製 造が進められる。従って、1つのロットからは數十から 数千個のチップ状の半導体装置(以下単にチップと呼 ぶ)が一度に造られ、組立工程へ送られることになる。 【0003】しかしながら従来、この数十~数千に分割 分離されたチップは、どのウェーハのどの位置のもので あるか識別することが出来ないので、全てのチップを均 一なものとして扱いざるを得なかった。そして、この半 導体装置の組立てはウェーハ面での製造段階より細かい 単位、即ち数十〜数百個毎に製造され、その単位毎へ組 立後の半導体装置のパッケージに識別記号を捺印する程 度である。このような識別信号ではウェーハロット毎の 対応はとれるものの、ウェーハ1枚1枚や、ウェーハ中 30 のチップ位置の情報との対応づけは、チップ自身が全く 同一のため不可能であった。

[0004]一方、この種の識別方法の一つとして、例えば、特開昭57-71590に開示されているが、この方法は、製造工程の情報を電気的手段でチップ内に記録するものである。しかし、この方法は、半導体装置の品種名、製造ロット香号、故障履歴などが記録されているに留り、ウェーハ面内におけるチップ位置情報を得ることができなかった。また、特開平1-68311に開示されている方法は、一応チップ位置を識別するコードをチップ内に記録するという方法を採用しているもののその識別コードの形成は1次元パーコード、イオン注入法、EEPROM等及びそれらの組み合わせを用いてい

まるにつれ、このばらつきが無視できないようになっきた。例えば超高速動作を要求される半導体装置では複数の集補回路間での信号の位相ズレ(スキュー)をわせることが使用上重大な課題であるが、この微妙な号返延の差はウェーハ面内の位置に依存することが多く、無作為な組み合わせでは十分な総合性能が出せることがある。また、超高速しS!ではその高速性試験寄性インダクタンスや寄生容置の問題のためパッケーに組立て終わった状態でないと行なえないが、その段では、チップに分割された状態であり、ウェーハ面内おける位置情報は失なわれてしまっている。従ってそらの依存性があってもそれを見つけだすことができず性能改善の糸口がつかめないという問題がある。

[0006] さらに別の例としては市場で半導体装置 不良が発生しても、その不良がウェーハ面内位置に依 するものであるかないかも全く識別することができな い。

【0007】本発明の目的は、汎用的な簡単な識別装 でウェーハ面内の位置を確認でき、組合せによる性能 20 上や、ウェーハ面内に生ずる不良の追跡が図れる半導 装置を提供することである。

[0008]

【課題を解決するための手段】本発明の半導体装置は 半導体基板であるウェーハ面上に縦横に並べて形成さ るチップ状の半導体装置において、この半導体装置の 績回路形成領域の周囲にウェーハ面内に位置を示す情 を記録する領域を少くとも一つ設け、この領域に前記 置を示す情報がドットマトリックス及び二次元バーコ ドのいずれかで記録されていることを特徴としている 【0009】

【実施例】次に本発明について図面を参照して説明する。

【①①10】図1は本発明の半導体装置の一実施例を明するためのウェーハ面のチップを示す平面図であるこの半導体装置は、図1に示すように、半導体装置の能を果すべき集積回路領域1の周囲に電極引出し用の極バッド2と、少くとも一つの位置識別用の情報記録域3を設けたことである。そして、この位置識別用の報記録領域3に公知のレーザ加工によりチップ位置情を示す位置ドット3りと原点を示す原点ドット3gを録することである。

【①①11】このような記録には、例えば、市販のレザマーカを用いれば、例えば1ドットを25μmで記

はウェーハ面内に半導体装置が完成し、電気的検査を行ったあとに良品チップのみに印字するのが経済的である。そして、この情報をチップのマウント、ボンディング完了後に読み取ることにする。

【①①12】との位置情報の読み取り通常の光学顕微鏡、CCDカメラあるいは市販の画像処理装置で容易に行なうことができる。また、パッケージ表面の封止材として石英などの透明材を使用すれば、半導体装置が完全に組立完成した後でも読取り可能である。

【①①13】とのようにして位置識別情報が記録された 複数種類の半導体装置を、同一または近似したチップ位 置のもの同志で組み合わせてシステムに搭載することに より、半導体装置相互間の位相ズレがほとんどなくな り、システムとしての性能を高く引き出すことが可能と なる。

【①①14】図2は本発明の半導体装置の他の実施例を 説明するためのウェーハに形成されるーチップを示す平 面図である。との実施例の半導体装置では図2に示すように、前述の実施例で示した位置情報をドットマトリクスのかわりに二次元バーコードで記録することである。 【①①15】ととで二次元バーコードとしては、米国 許4939354で関示されたものを使用すると、便利 である。即ち、この二次元バーコードを使用すると、便利 である。即ち、この二次元バーコードを使用すると、値 第の1次元バーコードやドットマトリクスに比べさらに 多くの情報を小さく収容でき、前記公知例の二次元バー コードを使えば、10×10個のピクセルで9桁の10 造数が記録できる。

【0016】との二次元パーコードは前記実施例のようなレーザーマーカを使って印字してもよいし、フォトリ*

*ソグラフィ工程で焼きつけてもよい。また、読取りは 学的に行ない デジタル処理することにより容易に行 える。

[()()()()()()() 本実施例の場合は前述の実施例に比べ収できる情報置が多いため、チップ位置だけでなく、ウーハ番号やその他の製造履歴情報もあわせて記録できょいう利点がある。

[0018]

【発明の効果】以上説明したように本発明は、ウェーに形成される半導体装置そのものに、ウェーハ面内でチップ位置情報をドットマトリクスあるいは二次元パコードで記録することにより、汎用の識別装置でウェハ面内の位置が認識出来、半導体装置の組合せによる置の総合性能向上や、半導体装置そのものの性能向上有効な情報を得られる効果があり、さらには不良に対る的確な追跡と対策がとれるという効果を有する。


【図面の簡単な説明】

【図1】本発明の半導体装置一実施例を説明するため ウェーハに形成される一チップを示す平面図である。 20 【図2】本発明の半導体装置の他の実施例を説明する めのウェーハに形成される一チップを示す平面図であ る。


【符号の説明】

- 1 集補回路形成領域
- 2 電極パッド
- 3a 原点ドット
- 3 b 位置ドット
- 3.4 情報記錄領域

[図1]



[図2]



フロントページの続き

(51)Int.Cl.' H01L 21/66

識別記号

F I

技術表示簡